IBM Desafia a Física: Chip com Tecnologia Inferior a Um Nanômetro é Revelado
A IBM anuncia um avanço revolucionário na fabricação de semicondutores com a tecnologia Nanostack, permitindo a criação de chips com um nó tecnológico de 0,7 nm. Esta inovação promete dobrar a densidade de transistores e aumentar significativamente o desempenho e a eficiência energética.
MundiX News·30 de junho de 2026·7 min de leitura·👁 1 views
A IBM demonstrou uma tecnologia de chip que desafia o que antes parecia fisicamente impossível: um nó tecnológico de 0,7 nanômetro (nm), também conhecido como 7 angstroms. Para a indústria de semicondutores, esta marca representa uma fronteira simbólica, onde a contagem se aproxima da escala atômica. A empresa enfatiza que, embora ainda não se trate de produção em massa de processadores, esta nova arquitetura de transistores é projetada para estender o desenvolvimento de microchips além da geração de 2 nm.
A nova tecnologia permite a acomodação de quase 100 bilhões de transistores em um chip do tamanho de uma unha. Essa densidade é quase o dobro da desenvolvida pela IBM em 2021 com um nó tecnológico de 2 nm. A longo prazo, a IBM promete um aumento de até 50% no desempenho ou até 70% em eficiência energética em comparação com o nó de 2 nm. Essa melhoria é particularmente crucial para aplicações de Inteligência Artificial (IA), data centers em nuvem e dispositivos onde o poder computacional rapidamente esbarra em limitações de consumo de energia e aquecimento.
A principal inovação é batizada de Nanostack. Frequentemente, a miniaturização é descrita como um processo de engenheiros simplesmente tornando os transistores cada vez menores. Em escalas tão reduzidas, a diminuição direta se torna menos eficaz devido a fatores como vazamento de corrente, complexidade da litografia, limitações térmicas e a física dos materiais. A IBM propõe uma abordagem diferente: empilhar transistores em uma estrutura tridimensional, em vez de apenas compactá-los em um plano.
O Nanostack aprimora a ideia de transistores em nano-camadas, que a própria IBM já havia promovido como o próximo passo após a tecnologia FinFET. Na nova configuração, os transistores são dispostos verticalmente, um sobre o outro, com um leve deslocamento para otimizar o uso da área do chip. Essa abordagem é chamada de integração sequencial tridimensional, resultando em uma construção multicamadas mais complexa em vez de uma única linha plana de componentes. Este método representa um marco importante no avanço das tecnologias de fabricação em nanômetros.
Uma vantagem adicional desta arquitetura é a capacidade de construir diferentes camadas com combinações variadas de materiais e configurá-las separadamente. Uma camada pode ser otimizada para velocidade, outra para consumo de energia e uma terceira para um equilíbrio desejado de características. Isso oferece maior flexibilidade aos projetistas em comparação com um esquema onde todos os transistores operam nas mesmas condições.
A IBM já validou que o Nanostack não é apenas um conceito em um roteiro, mas pode ser fisicamente construído. A empresa relatou experimentos com uma fina conexão dielétrica em integração CMOS, demonstrou a viabilidade de trabalhar com dois canais diferentes e apresentou o funcionamento de um inversor CMOS. O inversor é um elemento lógico fundamental que inverte o sinal de entrada. Se um circuito como este opera conforme o esperado, isso indica que a tecnologia é capaz de realizar operações computacionais reais, indo além de uma mera demonstração laboratorial.
Um resultado separado diz respeito à SRAM (Static Random-Access Memory), uma memória rápida localizada próxima aos blocos de processamento que auxilia o processador a não aguardar dados de níveis de memória mais lentos. Na VLSI 2026, pesquisadores da IBM apresentaram que o Nanostack proporciona um escalonamento de SRAM de 40%. Isso é particularmente notável para cargas de trabalho de IA modernas, onde os modelos precisam transferir grandes volumes de dados constantemente entre a memória e os processadores, e os gargalos frequentemente surgem nessa troca.
É importante notar que o valor de 0,7 nm não deve ser interpretado literalmente como o tamanho de cada componente do transistor. Na indústria de semicondutores atual, o nó tecnológico tornou-se um nome de geração, e não uma medida física exata do gate ou do condutor. No entanto, a transição para 7 angstroms ainda aponta a direção: a indústria busca maneiras de aumentar a densidade e a eficiência onde a redução bidimensional convencional quase esgotou seu potencial.
O trabalho está sendo realizado no centro de pesquisa da IBM em Albany, Nova York. Lá, a empresa e seus parceiros estão preparando os processos para a litografia High NA EUV (Extreme Ultraviolet), uma versão mais precisa da litografia ultravioleta extrema, necessária para as próximas gerações de microchips lógicos. A IBM colabora com fornecedores de equipamentos e materiais, incluindo Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions.
Produtos em larga escala ainda estão distantes. A IBM estima um horizonte de aproximadamente cinco anos para a implementação do Nanostack em produtos comerciais. A transição de um protótipo bem-sucedido para uma produção estável de microchips sempre exige um trabalho adicional: é preciso garantir a taxa de produção de chips funcionais, a repetibilidade dos processos, o controle de aquecimento, a compatibilidade com as linhas de produção existentes e um custo aceitável.
O principal significado deste anúncio não é que smartphones ou servidores com chips de 0,7 nm estarão disponíveis amanhã. A IBM demonstrou como o desenvolvimento da lógica pode continuar após a era nanométrica, não apenas comprimindo os elementos, mas também reconstruindo a própria geometria dos transistores. Se o Nanostack for bem-sucedido em sua jornada até as fábricas, as futuras gerações de processadores poderão oferecer mais capacidade de processamento na mesma área e um consumo de energia significativamente menor.
🛡️⚡
Pare de pesquisar. Comece a hackear.
O MundiX é seu copiloto de pentest com IA: comandos exatos, análise de outputs e próximo passo na kill chain — em segundos.
Sem cartão para começar · Planos a partir de R$49/mês
A IBM demonstrou uma tecnologia de chip que desafia o que antes parecia fisicamente impossível: um nó tecnológico de 0,7 nanômetro (nm), também conhecido como 7 angstroms. Para a indústria de semicondutores, esta marca representa uma fronteira simbólica, onde a contagem se aproxima da escala atômica. A empresa enfatiza que, embora ainda não se trate de produção em massa de processadores, esta nova arquitetura de transistores é projetada para estender o desenvolvimento de microchips além da geração de 2 nm.
A nova tecnologia permite a acomodação de quase 100 bilhões de transistores em um chip do tamanho de uma unha. Essa densidade é quase o dobro da desenvolvida pela IBM em 2021 com um nó tecnológico de 2 nm. A longo prazo, a IBM promete um aumento de até 50% no desempenho ou até 70% em eficiência energética em comparação com o nó de 2 nm. Essa melhoria é particularmente crucial para aplicações de Inteligência Artificial (IA), data centers em nuvem e dispositivos onde o poder computacional rapidamente esbarra em limitações de consumo de energia e aquecimento.
A principal inovação é batizada de Nanostack. Frequentemente, a miniaturização é descrita como um processo de engenheiros simplesmente tornando os transistores cada vez menores. Em escalas tão reduzidas, a diminuição direta se torna menos eficaz devido a fatores como vazamento de corrente, complexidade da litografia, limitações térmicas e a física dos materiais. A IBM propõe uma abordagem diferente: empilhar transistores em uma estrutura tridimensional, em vez de apenas compactá-los em um plano.
O Nanostack aprimora a ideia de transistores em nano-camadas, que a própria IBM já havia promovido como o próximo passo após a tecnologia FinFET. Na nova configuração, os transistores são dispostos verticalmente, um sobre o outro, com um leve deslocamento para otimizar o uso da área do chip. Essa abordagem é chamada de integração sequencial tridimensional, resultando em uma construção multicamadas mais complexa em vez de uma única linha plana de componentes. Este método representa um marco importante no avanço das tecnologias de fabricação em nanômetros.
Uma vantagem adicional desta arquitetura é a capacidade de construir diferentes camadas com combinações variadas de materiais e configurá-las separadamente. Uma camada pode ser otimizada para velocidade, outra para consumo de energia e uma terceira para um equilíbrio desejado de características. Isso oferece maior flexibilidade aos projetistas em comparação com um esquema onde todos os transistores operam nas mesmas condições.
A IBM já validou que o Nanostack não é apenas um conceito em um roteiro, mas pode ser fisicamente construído. A empresa relatou experimentos com uma fina conexão dielétrica em integração CMOS, demonstrou a viabilidade de trabalhar com dois canais diferentes e apresentou o funcionamento de um inversor CMOS. O inversor é um elemento lógico fundamental que inverte o sinal de entrada. Se um circuito como este opera conforme o esperado, isso indica que a tecnologia é capaz de realizar operações computacionais reais, indo além de uma mera demonstração laboratorial.
Um resultado separado diz respeito à SRAM (Static Random-Access Memory), uma memória rápida localizada próxima aos blocos de processamento que auxilia o processador a não aguardar dados de níveis de memória mais lentos. Na VLSI 2026, pesquisadores da IBM apresentaram que o Nanostack proporciona um escalonamento de SRAM de 40%. Isso é particularmente notável para cargas de trabalho de IA modernas, onde os modelos precisam transferir grandes volumes de dados constantemente entre a memória e os processadores, e os gargalos frequentemente surgem nessa troca.
É importante notar que o valor de 0,7 nm não deve ser interpretado literalmente como o tamanho de cada componente do transistor. Na indústria de semicondutores atual, o nó tecnológico tornou-se um nome de geração, e não uma medida física exata do gate ou do condutor. No entanto, a transição para 7 angstroms ainda aponta a direção: a indústria busca maneiras de aumentar a densidade e a eficiência onde a redução bidimensional convencional quase esgotou seu potencial.
O trabalho está sendo realizado no centro de pesquisa da IBM em Albany, Nova York. Lá, a empresa e seus parceiros estão preparando os processos para a litografia High NA EUV (Extreme Ultraviolet), uma versão mais precisa da litografia ultravioleta extrema, necessária para as próximas gerações de microchips lógicos. A IBM colabora com fornecedores de equipamentos e materiais, incluindo Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions.
Produtos em larga escala ainda estão distantes. A IBM estima um horizonte de aproximadamente cinco anos para a implementação do Nanostack em produtos comerciais. A transição de um protótipo bem-sucedido para uma produção estável de microchips sempre exige um trabalho adicional: é preciso garantir a taxa de produção de chips funcionais, a repetibilidade dos processos, o controle de aquecimento, a compatibilidade com as linhas de produção existentes e um custo aceitável.
O principal significado deste anúncio não é que smartphones ou servidores com chips de 0,7 nm estarão disponíveis amanhã. A IBM demonstrou como o desenvolvimento da lógica pode continuar após a era nanométrica, não apenas comprimindo os elementos, mas também reconstruindo a própria geometria dos transistores. Se o Nanostack for bem-sucedido em sua jornada até as fábricas, as futuras gerações de processadores poderão oferecer mais capacidade de processamento na mesma área e um consumo de energia significativamente menor.
📤 Compartilhar & Baixar
🧰 Ferramentas recomendadas
Divulgação: alguns links são patrocinados. Podemos receber comissão se você comprar — sem custo extra para você. Só indicamos o que faz sentido para a comunidade.
